• |
  • 台积电3D封装技术突破

    2019-08-14 14:05:17
    446
    来源: 网络整理

    针对HPC芯片封装技术,台积电已在2019年6月于日本VLSI技术及电路研讨会(2019 Symposia on VLSI Technology & Circuits)中,提出新型态SoIC(System on Integrated Chips)之3D封装技术论文;透过微缩凸块(Bumping)密度,提升CPU/GPU处理器与存储器间整体运算速度。

    整体而言,期望借由SoIC封装技术持续延伸,并作为台积电于InFO(Integrated Fan-out)、CoWoS(Chip on Wafer on Substrate)后端先进封装之全新解决方案。

    运用垂直叠合与微缩体积方法,3D封装成功提升HPC工作效率

    由于半导体发展技术的突破、元件尺寸逐渐微缩之际,驱使HPC芯片封装发展必须考量封装所需之体积与芯片效能的提升,因此对HPC芯片封装技术的未来发展趋势,除了现有的扇出型晶圆级封装(FOWLP)与2.5D封装外,将朝向技术难度更高的3D封装技术为开发目标。

    ▲HPC之3D IC封装概念图(Source:拓墣产业研究院整理,2019.8)

    所谓的3D封装技术,主要为求再次提升AI之HPC芯片的运算速度及能力,试图将HBM高频宽存储器与CPU/GPU/FPGA/NPU处理器彼此整合,并藉由高端TSV(硅穿孔)技术,同时将两者垂直叠合于一起,减小彼此的传输路径、加速处理与运算速度,提高整体HPC芯片的工作效率。

    台积电与Intel积极推出3D封装,将引领代工封测厂一并跟进

    依现行3D封装技术,由于必须垂直叠合HPC芯片内的处理器及存储器,因此就开发成本而言,比其他两者封装技术(FOWLP、2.5D封装)高出许多,制程难度上也更复杂、成品良率较低。

    ▲HPC封装趋势发展比较表(Source:拓墣产业研究院整理,2019.8)

    目前3D封装技术已对外公告的最新成果,现阶段除了半导体代工制造龙头台积电最积极,已宣布预计于2020年导入量产SoIC和WoW(Wafer on Wafer)等3D封装技术外,另有IDM大厂Intel也提出Foveros之3D封装概念,将于2019下半年迎战后续处理器与HPC芯片之封装市场。

    随着半导体代工制造商与IDM厂陆续针对3D封装技术投入研发资源,也将引领另一波3D封测技术风潮,相信代工封测厂(如日月光、Amkor等)也将加紧脚步,跟上此波3D封装技术的发展趋势。

    标签: 台积电
    相关阅读
    台积电或明年开始生产5nm苹果A系列处理器

    据产业链爆料称,苹果正在跟台积电秘密接洽,后者最快会在明年第一季度为苹果生产iPhone所用的基于自家5nm工艺制程的处理器,这也可以看作是为iPhone 12做准备。最新的消息称,台积电正在冲刺5nm生产,已要求设备供应商今年10月以前将产能布建到位,预计明年首季量产,苹果将是第一个导入量产的客户。

    英特尔将入门级芯片外包给台积电生产

    据台湾媒体报道,消息人士透露,鉴于其芯片供应短缺问题,英特尔已开始计划将入门级Atom处理器和部分芯片组的生产外包给台积电生产,但利润率高的Xeon和Core CPU仍由自己生产。

    热门产品
    • BLM15BD102SN1D
      描述:0402 1K 200mA 铁氧体磁珠
      品牌:Murata(村田)
      价格:¥0
    • CC0805KRX7R9BB102
      描述:1nF ±10% 50V X7R 0805
      品牌:YAGEO(国巨)
      价格:¥0
    • CC0805ZKY5V6BB106
      描述:10uF -20%,80% 10V Y5V 0805
      品牌:YAGEO(国巨)
      价格:¥0
    • GRM0335C1E101JA01D
      描述:100pF ±5% 25V C0G 0201
      品牌:Murata(村田)
      价格:¥0
    • GRM1555C1H331JA01D
      描述:330pF ±5% 50V C0G 0402
      品牌:Murata(村田)
      价格:¥0